宋威,方穗明

• 1:北京工业大学电子信息与控制工程学院
• 2:北京工业大学电子信息与控制工程学院 北京100022
• 3:北京100022

摘要(Abstract)：

与ASIC(专用集成电路)的时钟电路相比,基于FPGA(现场可编程门阵列)的时钟电路有其自身的特点。FPGA一般提供专用时钟资源搭建时钟电路,相应的综合工具也能够自动使用这些资源,但是针对门控时钟和时钟分频电路,如果直接使用综合工具自动处理的结果,会造成较大的时钟偏差。通过合理使用DCM(数字时钟管理单元)和BUFG-MUX(全局时钟选择缓冲器)等FPGA的特殊资源,手动搭建时钟电路,可以尽可能地减少时钟偏差对电路时序的影响。

关键词(KeyWords)： 现场可编程门阵列;时钟;全局时钟选择缓冲器;电路时序

Abstract:

Keywords:

基金项目(Foundation):

作者(Author): 宋威,方穗明

参考文献(References)：

• [1]ISE Documentation:Libraries Guide(ISE 6.3i).Xilinx,Inc.355 361.
• [2]陈燕,周东辉,朱晓荣.DLL在FPGA时钟设计中的应用[J].青岛大学学报(工程技术版),2004(12):90 93.
• [3]EDA先锋工作室.FPGA/CPLD设计工具:Xilinx ISE5.x使用详解[M].北京:人民邮电出版社,2003.