基于ARMulator扩展的AMBA总线及性能分析The AMBA Bus Model Based on ARMulator and Performance Analysis
杨军,王镇
摘要(Abstract)：
系统芯片面临的重大挑战在于设计之初对软硬件进行划分,并对系统的性能评估。针对这一挑战,阐述在ARM指令集模拟器基础上扩展片上总线(AMBA)模型、SDRAM控制器模型和SDRAM模型。实验结果显示,对MPEG4解码算法进行软硬件划分,采用模型可以准确地评估MPEG 4解码系统的性能和功耗。
关键词(KeyWords)： AMBA总线;SDRAM控制器;MPEG4解码;ARM
基金项目(Foundation):
作者(Author): 杨军,王镇
参考文献(References)：
- [1]Tian Sheuan Chang,Chin S K,Chein W J.A SimpleProcessor Core Design for DCT/IDCT[J].IEEE Trans.onCircuits and System for Video Technology,2000:439 447.
- [2]Kuo Hsing Cheng,Chih Sheng Huang,Chun Pin Lin.The Design and implementation of DCT/IDCT Chip withNovel Architecture[C].IEEE International Symposium onCircuits and System,2000:741 744.
- [3]Casalino F,di Cagno G,Luca R.MPEG 4 Video DecoderOptimization[C].1999 IEEE International Conference onMultimedia Computing and Systems,1999:363 368.
- [4]刘峰,代国定,庄奕琪.一种基于高度并行结构的二维DCT/IDCT处理器设计[J].电路与系统学报,2003,8(3):87 92.