文全刚,刘志成,王雪瑞

• 1:吉林大学珠海校区
• 2:湖南铁道职业技术学院
• 3:中国移动广东珠海分公司 广东珠海519041
• 4:湖南株洲412001

摘要(Abstract)：

在SoC设计中,用户可运用Verilog HDL语言对所需的电路进行描述,从而获得所需要的电路功能。在设计写入FPGA芯片之前,通常运用EDA工具对其逻辑功能进行充分模拟和测试。在测试时要模拟FPGA的支持器件的功能,此时就需要对这些器件进行建模,因而外围器件建模的好坏直接影响FPGA逻辑设计质量。针对FPGA逻辑测试提出了一种器件建模方法以及器件建模的一些规范,并结合实际项目说明了器件建模的基本过程。

关键词(KeyWords)： FPGA建模;CAM;模拟;SoC设计;Verilog HDL语言

Abstract:

Keywords:

基金项目(Foundation):

作者(Author): 文全刚,刘志成,王雪瑞

参考文献(References)：

• [1]http://www.music ic.com.
• [2]http://www.Altera.com.
• [3]http://www.fpga.com.cn.
• [4][美]John M Yarbrough.数字逻辑应用与设计[M].李书浩,仇广煜,等译.北京:机械工业出版社,2003.
• [5]黄建文,艾西加,孟红霞,等.微电子电路设计原理及应用[M].北京:中国铁道出版社,2003.
• [6]Roger S Pressman.软件工程实践者的研究方法[M].黄柏素,梅宏,译.北京:机械工业出版社,2002.