功率集成电路中的高压电源和地之间的ESD保护High Voltage VDD-to-VSS ESD Protection in Power IC
文毅,孙伟锋
摘要(Abstract)：
重点讨论了应用于功率集成电路的高压电源和地之间的一种采用动态检测电路的ESD保护电路,介绍了他的电路结构和工作原理,利用HSpice软件对其在ESD脉冲和正常工作2种情况下的功能进行了仿真,并模拟了保护电路中各器件的尺寸对电路性能的影响。仿真结果证明这种保护电路能满足ESD保护的要求,实际流水结果通过了4 kV HBM测试。
关键词(KeyWords)： 功率集成电路;静电放电保护;电源和地;动态检测电路
基金项目(Foundation):
作者(Author): 文毅,孙伟锋
参考文献(References)：
- [1]Merril R,Issaq E.ESD Design Methodology[A].Proc.15thEOS/ESD Symp.1993.233 237.
- [2]Albert Z H Wang.On chip ESD Protection for IntegratedCircuits:an IC Design Perspective[M].Kluwer AcademicPublishers,2002.
- [3]Ming Dou Ker.Whole chip ESD Protection Design withEfficient VDD to VSS ESD Clamp Circuits for SubmicronCMOS VLSI[J].IEEE Transactions on Electron Devices,1999,46(1):173 183.
- [4]Ming Dou Ker.Area efficient VDD to VSS ESD Protection Circuit[P].US Patent 698241 Aug.1996.
- [5]Wang A Z,Feng H G,Gong K,et al.On chip ESD Protec-tion Design for Inengrated Circuits:an Overview for IC De-signers[J].Microelectronics Journal,2001,32(9):733 747.
- [6]姚维连,孙伟锋,吴建辉.CMOS集成电路中电源和地之间的ESD保护电路设计[J].电子产品可靠性与环境试验,2004(5):12 15.
- [7]Arlington,Virginia.Jede Solid State Technology Associa-tion,JESD22 A114 B,Electro static Discharge(ESD)Sensitivity Testing Human Body Model(HBM)[S].USA:JEDEC Solid State Technology Association 2500 WilsonBoulevard,June 2000.