基于FPGA的数字滤波器的设计与实现Design and Implementation of Digital Filter(DF) Based on FPGA
齐海兵,刘雄飞,张德恒
摘要(Abstract):
提出了一种采用Altera公司开发的DSP Builder技术实现数字滤波器的设计方案。以一个16阶低通FIR数字滤波器,并采用状态机控制采样信号作为滤波器的输入信号,通过生成的.bsf文件设计系统的顶层电路,设计并完成了在联星科技的NC EDA 2000C实验箱上滤波器的软硬件仿真与验证。结果表明,电路工作正确可靠,能满足设计要求。
关键词(KeyWords): 数字滤波器;现场可编程门阵列;DSP Builder;状态机
基金项目(Foundation): 中南大学文理基金(0601053)
作者(Author): 齐海兵,刘雄飞,张德恒