现代电子技术

2018, v.41;No.522(19) 6-10

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Archive) | 高级检索(Advanced Search)

基于Artix-7 FPGA的异步高速串行通信IP设计
Design of an asynchronous high-speed serial communication IP core based on Artix-7 FPGA

王蕾,韩立峰

摘要(Abstract):

设计一种基于Artix-7 FPGA的异步高速串行通信IP核,包含协议解析和抗干扰设计、跨时钟域缓冲区设计、用户接口和物理层接口设计,实现最小硬件系统。该IP核可结合高速串口驱动芯片简单对接至主流处理器,如DSP,ARM,PowerPC等,以扩展处理器的异步串行通信接口数量和通信速率。其中,通信速率最高可至30 Mb/s,扩展数量视FPGA内部资源而定,理论上无上限。在机载和地面设备中可广泛应用。

关键词(KeyWords): 高速率通信;异步串行通信;DSP;ARM;Artix-7;处理器

Abstract:

Keywords:

基金项目(Foundation): 陕西省电子信息系统综合集成重点实验室基金资助~~

作者(Author): 王蕾,韩立峰

DOI: 10.16652/j.issn.1004-373x.2018.19.002

参考文献(References):

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享