一种10 bit电流型DAC电流源晶体管的抗失配设计A Mis-matching Tolerant Switching Scheme for a 10 bit Current-Steering DAC
黄兴发,赵建明,邹铮贤
摘要(Abstract)：
在高速高精度电流型DAC的设计中,电流源晶体管的匹配问题是设计的关键。针对10 bit DAC提出了一种对梯度误差和边缘效应不灵敏的电流源晶体管布局方案,并从单元电流源晶体管尺寸的选取到该方案具有这种特性的原因及他的具体实现都做了详细的讨论。该方案已应用于四川登巅微电子有限公司的10 bit 500 M DAC中。
关键词(KeyWords)： 数模转换器;CMOS;高精度;系统误差
基金项目(Foundation):
作者(Author): 黄兴发,赵建明,邹铮贤
参考文献(References)：
- [1]Lin C H,Bult K.A 10 b,500 Msamples/s CMOS DAC in
- 0.6mm[J].IEEE Solid State Circuits,1998,(33):1 9481 958.
- [2]Bastos J,Stryaert M,Sansen W.A High Yield 12 bit 250MS/s CMOS D/A Converter.in Proc.IEEE 1996 CustomIntegrated Circuits Conf.(CICC),May 1996,pp.20.6.120.6.4.
- [3]Van den Bosch A,Steyaert M,Sansen W.An Accurate Sta-tistical Yield Model for CMOS Current steering D/A Con-verters.in Proc.IEEE Int.Symp.Circuits and Systems(ISCAS),May 2000,pp.IV.105 IV.108.
- [4]Pelgrom M J M,Duinmaijer A C J,Welbers A P G.Matc-hing Properties Of MOS Transistors[J].IEEE Solid StateCircuits,1989(24):1 433 1 439.
- [5]Anne Van Den Bosch,Marc Borremans.A 12b 500 M Sam-ple/s Current steering CMOS D/A Converter.IEEE Inter-national Solid State Circuits Conference,Feb 2001,vol.XLIV,pp.366 367.