可编程逻辑器件低功耗技术The Low-power Design of Programmable Logical Component
吴琼,陈占计
摘要(Abstract)：
为降低可编程逻辑器件设计中的功耗问题,必须从系统的微结构入手,采用低功耗方案降低系统的功耗。首先介绍功耗产生的原因,并通过门控技术、器件选择、寄存器传输级的优化转换和门级低功耗优化技术4个方面,阐述了如何在逻辑层面上进行低功耗设计的基本思想和主要技术。
关键词(KeyWords)： 低功耗;逻辑层面;门控技术;可编程逻辑器件
基金项目(Foundation):
作者(Author): 吴琼,陈占计
参考文献(References)：
- [1]Seongmoo Heo.A Low Power 32 b Datapath Design,thesisfor the Degree of Master of Science in Electrical Engineeringand Computer Science at the MIT.2000.
- [2]Ramon Canal,Antonio González,James Smith E.Very LowPower Pipelines using Significance Compression.Proceed-ings of the 33rd Annual IEEE/ACM international symposi-um on Microarchitecture,2000.
- [3]Irwin M J.Power Reduction Techniques in the SoC ClockNetwork.PSU,1999.