无线通信系统维特比译码的FPGA仿真验证FPGA Simulation Verification of Viterbi Decoder in Wireless Communication System
高志斌,黄联芬
摘要(Abstract)：
在设计宽带无线通信系统的基带平台中,采用一种基于FPGA仿真工具Active HDL和目前广泛用于数字信号处理、数值分析等的实用软件Matlab相结合的方法,通过实现(2,1,7)卷积编码的全并行维特比软判决译码的FPGA设计仿真和算法验证,提出一种利用Matlab进行测试向量的生成和验证,以简化仿真测试序列的手工输入,提高FPGA设计进程和保证代码质量的方法。
关键词(KeyWords)： FPGA;ActiveHDL;Matlab;维特比译码
基金项目(Foundation): 厦门大学京信公司“宽带无线系统基带信号处理通用平台”项目
作者(Author): 高志斌,黄联芬
参考文献(References)：
- [1]刘鹏,陈咏恩.高速率维特比译码器FPGA设计中参数确定[J].半导体技术,2003,28(2):44 46.
- [2]孙猛.VB高速译码算法及其FPGA实现[J].中国有线电视,2004(3):13 18.
- [3]刘虹.Active HDL 6.2使用技巧小谈[J].鹭江职业大学学报,2005,13(3):63 66.
- [4]程耀林.FPGA的系统设计方法解析[J].现代电子技术,2005,28(19):90 93.
- [5]张志涌.精通Matlab 6.5版[M].北京:北京航空航天大学出版社,2003.
- [6]张俊.卷积码维特比译码算法最佳反馈深度研究[J].现代电子技术,2006,29(3):45 46,50.