DSSS接收机中PN码同步的FPGA实现PN Synchronization in DSSS Receiver Based on FPGA
徐芳,梅晓,李司
摘要(Abstract)：
PN码同步是直接序列扩频通信系统实现正确解调的首要条件,由于发送端和接收端的时钟不同所造成的码片相位偏移将影响到传输数据的正确接收,因此根据PN码良好的自相关特性,提出了一种在基带数字信号处理中基于FPGA的能有效锁定发送端和接收端时钟,实现PN码同步的方案。并结合系统框图具体分析了同步捕获和跟踪中各个模块的功能和实现方法,跟踪模块中涉及到模拟电路部分的也给出了具体的电路设计,最后说明了调试过程中的一些问题及解决技巧。
关键词(KeyWords)： 同步捕获;跟踪;模拟PLL;FPGA
基金项目(Foundation):
作者(Author): 徐芳,梅晓,李司
参考文献(References)：
- [1]卢毅,赖杰.VHDL与数字电路设计[M].北京:科学出版社,2001.
- [2]Jhong Sam Lee Leon.CDMA系统工程手册[M].许希斌,周世东,赵明,等译.北京:人民邮电出版社,2002.
- [3]张厥盛,郑继禹,万心平.锁相技术[M].西安:西安电子科技大学出版社,1998.
- [4]张星,王定中.DS/CDMA系统扩频序列的捕获技术[J].电子技术应用,1999(6):54 57.
- [5]Myong Lyol Song.The Architecture of High SpeedMatched Filter for Searching Synchronization in DSSS Re-ceiver[J].Communication Systems,2002.
- [6]Glisic S G.Automatic Decision Threshold Level Control(ADTLC)in Direct sequence Spread Spectrum SystemsBased on Matched Filtering[J].Communications,IEEETransactions,1988,36(4):187 192.