现代电子技术

2006, (21) 30-31+34

[打印本页] [关闭]
本期目录(Current Issue) | 过刊浏览(Archive) | 高级检索(Advanced Search)

基于Cyclone FPGA实现的4×2.048 Mb/s HDB3编解码系统
System Design of 4*2.048 Mb/s HDB3 Encode/Decode Based on Cyclone FPGA

杨焱,于大勇

摘要(Abstract):

首先介绍了HDB3编解码的原理和方法,提出了一种基于FPGA实现的4路E1信号HDB3高速编解码的方法,同时给出了编解码单元硬件加速的实现原理,具有电路简单、可靠、性价比高等优点,可完成NRZ码到HDB3码和HDB3码到NRZ码的转换,满足宽带数据传输的要求。基于Altera Cyclone可编程逻辑器件,采用VHDL语言完成了4×2.048 Mb/s HDB3编解码单元,硬件仿真结果表明,设计能够满足G.703规范对HDB3编解码的要求。

关键词(KeyWords): HDB3编解码;NRZ码;FPGA实现;硬件加速

Abstract:

Keywords:

基金项目(Foundation): 北京交通大学人才基金项目

作者(Author): 杨焱,于大勇

扩展功能
本文信息
服务与反馈
本文关键词相关文章
本文作者相关文章
中国知网
分享