基于CMOS工艺的622 MHz电荷泵锁相环设计622 MHz Charge Pump PLL Design Based on CMOS Technics
窦建华,张锋,潘敏
摘要(Abstract)：
设计了由饱和区MOS电容调谐的环形压控振荡器(RVCO),并将其用于电荷泵锁相环(CPPLL)电路,其中电荷泵部分采用了能消除过冲注入电流的新型电荷泵电路,并采用SmartSpice软件和0.6μm混合信号的CMOS工艺参数进行了仿真。仿真结果表明,此锁相环的锁定时间为5.2μs,锁定范围约为100 MHz,输出中心频率622 MHz的最大周对周抖动为71ps,功耗为198 mW。此电荷泵锁相环电路可以应用于STM 1和STM 4两个速率级别的同步数字体系(SDH)系统。
关键词(KeyWords)： 锁相环;电荷泵;环形压控振荡器;锁定范围
基金项目(Foundation):
作者(Author): 窦建华,张锋,潘敏
参考文献(References)：
- [1]黄瑞,戴宇杰,卢桂章.锁相环用CMOS鉴频鉴相器及电荷泵的实现[J].南开大学学报(自然科学版),2004,37(4):118 122.
- [2]王洪魁,袁小云,张瑞智.低噪声、低功耗CMOS电荷泵锁相环设计[J].固体电子学研究与进展,2004,24(1):81 85.
- [3]Behzad Razavi.模拟CMOS集成电路设计[M].陈贵灿,程军,张瑞智,等译.西安:西安交通大学出版社,2003.
- [4]Lin Yijing,Sheng Shimin.A Novel Charge Pump in PLL[J].Acta Scientiarum Naturalium Universitatis Pekinensis,2002,38(3).
- [5]程树东,郁炜嘉,王志功,等.基于PHEMT工艺的5 GHz锁相环芯片[J].东南大学学报(自然科学版),2004,34(2):157 160.
- [6]常青.锁相环环路滤波器的模拟设计[J].电气电子教学学报,2004,26(5):107 119.