毕成军,陈利学,孙茂一

• 1:西南石油大学
• 2:西南石油大学
• 3:西南石油大学 四川成都610500
• 4:四川成都610500

摘要(Abstract)：

同步是通信系统中一个非常重要的实际问题。在同步通信系统中,同步系统性能的降低会导致通信系统性能的降低,甚至使通信系统不能正常工作。因此,同步是信息能够正确可靠地进行传输的前提。介绍一种基于FPGA的锁相环位同步提取技术的原理,并用VHDL语言编程实现,在QuartusⅡ下编译仿真通过,给出仿真波形图。经分析该设计稳定可靠,且能够完成要求。

关键词(KeyWords)： 位同步;数字锁相;通信系统;FPGA;VHDL

Abstract:

Keywords:

基金项目(Foundation):

作者(Author): 毕成军,陈利学,孙茂一

参考文献(References)：

• [1]赵俊超.集成电路设计VHDL教程[M].北京:北京希望电子出版社,2002.
• [2]徐志军,徐光辉.CPLD/FPGA的开发与应用[M].北京:电子工业出版社,2002.
• [3]樊昌信.通信原理[M].北京:国防工业出版社,2001.
• [4]狄京,张申,庄乾启,等.基于CPLD的锁相位同步信号提取技术[J].工矿自动化,2004(5):12 14.
• [5]张厥盛,郑继禹.锁相技术[M].西安:西安电子科技大学出版社,1994.
• [6]田智生.基于锁相环的精确自动增益控制电路[J].现代电子技术,2005,28(3):16 17.