CMOS电路中抗Latch-up的保护环结构研究Research on Latch-up Guard Ring Issues in CMOS Circuits
唐晨,孙伟锋,陆生礼
摘要(Abstract)：
闩锁是CMOS集成电路中的一种寄生效应,这种PNPN结构一旦被触发,从电源到地会产生大电流,导致整个芯片的失效。针对芯片在实际测试中发现的闩锁问题,介绍了闩锁的测试方法,并且利用软件Tsuprem4和Medici模拟整个失效过程,在对2类保护环(多子环/少子环)作用的分析,以及各种保护结构的模拟基础之上,通过对比触发电压和电流,得到一种最优的抗Latch up版图设计方法,通过进一步的流片、测试,解决了芯片中的闩锁失效问题,验证了这种结构的有效性。
关键词(KeyWords)： 寄生双极型晶体管;保护环;闩锁;CMOS集成电路
基金项目(Foundation):
作者(Author): 唐晨,孙伟锋,陆生礼
参考文献(References)：
- [1]Hargrove M J.Latchup in CMOS Technology[J].IEEE98CH36173.36th Annual International Reliability PhysicsSymposium,Reno,Nevada,1998.
- [2]Bhattacharya S.Design Issues for Achieving Latchup free,Deep Trench isolated,Bulk,Non Epitaxial,SubmicronCMOS[J].IEEE,IEDM 90 185.
- [3]Roberto Menozzi,Luca Selmi.Enrico Sangiorgi Layout De-pendence of CMOS Latch up[J].Electron Devices,1988.
- [4]IC Latch Up Test[S].EIA/JEDEC Standard.
- [5]Estreich D B.The Physics and Modeling of Latchup andCMOS Integrated Circuits[J].Stanford Electronics Lab.Stanford University,Stanford,CA,Tech.Rep.G 201 9,1980.
- [6][美]R R Troutman.CMOS技术中的闩锁效应:问题及其解决方法[M].嵇光大,卢文豪译.北京:科学出版社,1996.