SoC可测性设计中的几个问题Several Problems in Design for Testability of SoC
金志刚,罗岚,胡晨
摘要(Abstract)：
介绍了SoC可测性设计中的几个重要问题。包括在一般功能模块的扫描可测性设计中,如何实现对时钟、复位端、双向端口、芯片内部三态总线的控制,如何处理组合反馈环、锁存器、不同时钟沿触发的触发器、影子逻辑;以及在片上存储器内建自测试设计中,如何选择自测试的结构和算法。并结合一款基于ARM的SoC给出了实际可测性设计中具体的解决方法。
关键词(KeyWords)： 可测性设计;扫描;内建自测试;片上系统
基金项目(Foundation):
作者(Author): 金志刚,罗岚,胡晨
参考文献(References)：
- [1]ThakerPA,ZaghloulME,AminMB.StudyofCorrelation ofTestabilityAspectsofRTLDescriptionandResulting StructuralImplementations[M].256259,VLSIDesign′99.
- [2]IbarraOH,SahniSK.PolynomialCompleteFaultDetection Problem[J].IEEETrans.onComputers,1975,24(3):242249.
- [3]AbromoviciM,BreuerMA,FriedmanAD.DigitalSystem TestingandTestableDesign[M].北京:清华大学出版社,2003.