Reed-Solomon编译码器的设计与FPGA实现Design and FPGA Implementation of Reed-Solomon Encoder and Decoder
戴小红,潘志文
摘要(Abstract)：
RS(Reed-Solomon)码是一类重要的线性分组码,具有很强的纠错能力,被广泛地应用于各种现代通信系统中。译码器采用修正的欧几里德算法(MEA),并在实现中使用一种新的伽罗华域乘法器,从而降低RS码编译码硬件实现的复杂度。并利用VerilogHDL语言实现了RS(255,249)码的编译码器各个模块的功能。
关键词(KeyWords)： Reed-Solomon编译码;ME算法;FPGA;verilog语言
基金项目(Foundation):
作者(Author): 戴小红,潘志文
参考文献(References)：
- [1]王新梅,肖国镇.纠错码—原理与方法[M].西安:西安电子科技大学出版社,2003.
- [2]Hanho Lee.High Speed VLSI Architecture for Parallel Reed Solomon Decoder[J].IEEE Trans.on VLSI system,2003,11(2):288294.
- [3]Hasan M A,Bhargava V K.Architecture for a LowComplexity Rate adaptive Reed Solomon Encoder[J].IEEE Trans.on Computers,1995,44(7):938942.
- [4]Shao Howard M,Reed Irving S.On the VLSI Design of a Pipeline Reed Solomon Decoder Using Systolic Arrays[J].IEEE Trans.on Computers,1998,37(10):12731280.
- [5]夏宇闻.Verilog数字系统设计教程[M].北京:北京航空航天大学出版社,2003.